简介

在“为工业4.0启用可靠的基于状态的有线监控——第1部分”一文中，我们介绍了adi公司的有线接口解决方案，该方案帮助客户缩短设计周期和测试时间，让工业cbm解决方案更快地进入市场。本文探讨了多个方面，包括选择合适的mems加速度计和物理层，以及emc性能和电源设计。此外，还包括第一部分介绍的三种设计解决方案和性能权衡。本文为第二部分，着重介绍第一部分展示的spi至rs-485/rs-422设计解决方案的物理层设计考量。

为mems实现有线物理层接口的常见挑战包括管理emc可靠性和数据完整性。但是，在rs-485/rs-422长电缆上分布spi之类的时钟同步接口，同时在相同的双绞线（虚假电源）上部署电源和数据时，会带来更多挑战。本文讨论以下关键问题，并就物理层接口设计提供建议：

◆管理系统时间同步

◆推荐的数据速率与电缆长度

◆适用于共用电源和数据架构的滤波器设计和仿真

◆虚假电源结构中的无源元件性能权衡

◆元件选择和系统设计窗口

◆试验性测量

时间同步和电缆长度

设计spi至rs-485/rs-422链路时，电缆和元件会影响系统时钟和数据同步。在长电缆中传输时，sclk信号会在电缆中产生传播延迟，100米长的电缆会延迟约400ns到500 ns。对于mosi数据传输，mosi和sclk会被电缆延迟同等时间。然而，从从机miso发送到主机的数据会出现两倍传播延迟，因而不再与sclk同步。可能的最大spi sclk基于系统传播延迟设置，包括电缆传播延迟，以及主机和从机元件传播延迟。

图1展示系统传播延迟如何导致spi主机上出现不准确的spi miso采样。对于没有采用rs-485/rs-422电缆的系统，miso数据和spi sclk会以低延迟或无延迟同步。对于采用了电缆的系统，spi从机上的miso数据与spi sclk之间存在一个系统传播延迟，如图1中的tpd1所示。回到主机的miso数据存在两个系统传播延迟，如tpd2所示。当数据由于电缆和元件传播延迟而右移时，会发生不准确的数据采样。

图1.采用与不采用rs-485/rs-422长电缆的系统的miso数据和spi sclk同步。

为了防止出现不准确的miso采样，可以缩短电缆长度、降低spi sclk，或者在主控制器中实施spi sclk补偿方案（时钟相位偏移）。理论上，系统传播延迟应该小于sclk时钟周期的50%，以实现无错通信；在实践中，可以将系统延迟限值确定为sclk的40%，这可以作为一般规则。

图2针对1.1部分中描述的两个spi至rs-485/rs-422设计提供spi sclk和电缆长度指南。这种非隔离设计使用了adi公司具备高速emc稳健性的小型rs-485/rs-422器件（adm3066e和adm4168e）。这种隔离设计还采用了adi公司的icoupler®信号和电源隔离adum5401器件，可以为spi至rs-485/rs-422链路提供更高的emc稳健性和抗噪声干扰性能。这种设计会增加系统传播延迟，导致不可在更高的spi sclk速率下运行。在更长的电缆（超过30米）中传输时，强烈建议增加隔离，以帮助消除接地回路和emc事件的影响，例如静电放电(esd)、电快速瞬变脉冲群(eft)，以及与数据传输电缆耦合的高压浪涌。当电缆长度达到或超过30米时，隔离和非隔离设计的spi sclk和电缆长度性能相似，如图2所示。

图2.针对隔离和非隔离设计的spi sclk和电缆长度指南。

虚假电源

背景知识

虚假电源将电源和数据部署在一根双绞线上，在主机和从机之间实现单电缆解决方案。将数据和电源部署在同一根电缆上，可以在空间有限的边缘传感器节点上实现单连接器解决方案。

电源和数据通过电感电容网络分布在单根双绞线上，具体如图3所示。高频数据通过串联电容与数据线路耦合，可以保护rs-485/rs-422收发器免受直流总线电压影响，如图3a所示。图3所示为通过连接至数据线路的电感连接至主机控制器的电源。如图3b所示，5v直流电源对交流数据总线实施偏置。在图3c中，电流路径显示为从机和主机之间的ipwr，使用电缆远端基于状态监控(cbm)的从机传感器节点上电感从线路中获取电源。

图3.虚假电源物理层的交流和直流电压电平。

高通滤波器

在本文中，假设将虚假电源电感电容网络部署到两根电缆中，这会部署spi miso信号的rs-485/rs-422转换。图4描述主机和从机spi至rs-485/rs-422的设计，以及spi miso数据线的虚假电源滤波器电路。滤波器电路采用高通电缆，所以要求传输的数据信号不能包含直流内容或极低频率的内容。

图至rs-485/rs-422设计和虚假电源滤波器电路。

图5所示为二阶高通滤波器电路，这是对图4的简化演示。rs-485/rs-422发射器的电压输出标记为vtx，r1具备15ω输出电阻。r2为30 kω，是rs-485/rs-422接收器的标准输入电阻。电感(l)和电容(c)值可以选择，以匹配所需的系统数据速率。

选择电感(l)和电容(c)值时，需要考虑最大的rs-485/rs-422总线压降和压降时间，如图6所示。存在一些标准，例如对于单根双绞线以太网2，指出的最大可允许压降和压降时间如图6a所示。对于有些系统，最大的可允许压降和压降时间值可能更大，受信号极性交越点限制，如图6b所示。

压降和压降时间可与图5中的仿真配对，以确定系统的高通频率。

对于衰减出色的系统，高通滤波器截止频率和压降要求之间的关系如公式1.3所示

在spi至rs-485/rs-422通信系统中增加虚假电源时，很显然可允许的最低spi sclk速率会受虚假电源滤波器元件限制。

为了实现不含位错误的可靠通信，需要考虑最糟糕场景下的最低spi sclk，例如，当所有的spi miso采样位处于逻辑高电平时，如图7所示。如果所有的miso采样位都处于逻辑高电平，会导致位数据数率低于系统spi sclk。例如，如果spi sclk为2 mhz，且所有16个位都处于逻辑高电平，那么虚假电源lc滤波器网络的速率相当于125 khz的spi miso位数率。

如“时间同步和电缆长度”部分所示，电缆长度越长，需要的spi sclk速率越低。但是，虚假电源会限制最低的spi sclk速率。要平衡这些对立的要求，就需要小心选择和确定无源滤波器元件的特性，尤其是电感。

图5.rs-422发射数据路径和rs-485/rs-422接收数据路径的二阶高通滤波器。

图6.rs-422接收器的压降和压降时间。

图7.具有miso 16位突波（所有都处于逻辑高电平）的spi协议。

无源元件选择

在选择合适的功率电感时，需要考虑许多参数，包括足够的电感、额定/饱和电流、自谐振频率(srf)、低直流电阻(dcr)和封装尺寸。表1提供选择的功率电感和参数。

额定电流需要满足或超过远程供电的mems传感器节点的总电流要求，额定饱和电流需要更大。

此电感不会给交流数据造成高于其srf的高阻抗，在达到某个点之后，会开始呈现电容性阻抗特性。选择的电感srf会限制在spi至rs-485/rs-422物理层上使用的最大spi sclk，如图1所示。在长电缆上使用时，可能不会接触到srf电感；例如，电缆超过10米时，可能无法达到11 mhz spi sclk速率（产品型号为744043101的srf）。在其他情况下，在长电缆上运行时，电感srf可能达到更低的spi sclk速率（2.4 mhz、1.2 mhz）。如前所述，在虚假电源滤波器网络中使用时，电感也会限制可允许的最低sclk速率。

值更大的电感可以采用12.7 mm × 12.7 mm封装，值更小的电感可以采用4.8 mm × 4.8 mm封装。

表2显示在通过权衡这些对立要求，以最小化电感尺寸时，会因为物理限制（内部绕组）等受到限制。

表1.选择的功率电感参数

表2.功率电感——对封装尺寸的限制

选择合适的直流电压隔离电容时，受限因素包括瞬态过电压额定值和直流电压额定值。直流电压额定值需要超过最大的总线电压偏置值，具体如图3所示。电路或连接器短路时，电感电流会失衡，会被端电极阻抗消耗。出现短路时，需要设置隔直电容的额定值，以实现峰值瞬态电压。例如，在低功率系统中，电感饱和电流约为1 a时，对应的隔直电容额定值至少为直流50 v。4

系统实现

设计窗口和元件选择

在rs-485/rs-422长电缆上使用spi之类的时钟同步接口，同时在相同的双绞线（虚假电源）上部署电源和数据时，存在多种设计限制，具体如图8所示。可允许的最小spi sclk由虚假电源滤波器元件设置，即spi数据线上的高通滤波器数据。最大的spi sclk由虚假电源电感自谐振频率(srf)或系统传播延迟设置，以spi sclk值更低者为准。

图8.设计窗口限制。

表3提供建议使用的电感和电容值，对应的最小spi sclk通过模拟图5确定，使用图6和公式1作为指导。其中，假设vdroop为vpeak的99%。最小的spi sclk也会考虑最糟糕的场景，如图7所示，其中所有数据突波位都处于逻辑高电平。对应的电缆长度根据图2预估。最大spi sclk由系统传播延迟或电感srf值设置。

下面是一个计算示例。

要确定最大spi sclk：

◆指明系统所需的电缆长度。在本例中，我们选择使用10米长的rs-485/rs-422电缆。

◆使用图2确定系统可允许的最大spi sclk。电缆10米长时，约采用2.6 mhz spi sclk。将最大spi sclk降低10%，以获取lc元件容差，从而提供2.3 mhz spi sclk。可允许的最大spi sclk也可能受选择的电感的srf限制。

要确定最小spi sclk：

◆考虑spi协议，其中miso线路上的所有位都处于逻辑高电平。在本例中，我们选择使用16位spi协议，其中会在32 sclk瞬态期间对16位spi miso数据采样。如果所有16位都处于逻辑高电平，那么有效位的速率为2.3 mhz / 32 = 72 khz。

◆按照图5，在vtx上的方波为72 khz时，可以使用多个l和c值来模拟电缆vrx远端上的电压波形。在电缆长度增加时，电感值和电感封装尺寸会增加。电容值也会增加。

◆l和c值的选择可变，具体由所需的压降设置决定，如图6所示。在本例中，假设vdroop = vpeak × 99%。

◆在vtx上使用100 µh电感、3.3 µf电容和72 khz方波时，会产生7 µs tdroop，其中vdroop = vpeak × 99%。

◆6 µs至7 µs tdroop相当于2.3 mhz至2.6 mhz spi sclk。

◆如果选择100 µh (744043101)电感，2.6 mhz spi sclk低于11 mhz电感srf。

如果使用100 µh电感和3.3 µf电容，可以最大限度减小元件的pcb面积。使用更大的电感时，例如1000 µh或2200 µh，元件的pcb面积可能增大3倍。最大的spi sclk理论值由电感srf设置，这实际上是不可能的，例如，在11 mhz时在没有时钟补偿的系统中使用100 µh (744043101)。

表3.各种虚假电源滤波器元件

如果使用更大的电感，例如2200 µh，网络需要更多电容和电阻来衰减系统谐振。额外的元件用蓝色表示，在图9中标记为rdamp (1 kω)和cdamp (47 µf)。

实验设置

图10所示为adi公司的有线cbm评估平台，因此被称为pioneer 1。此系统使用第一部分所示的spi至rs-485/rs-422设计解决方案。pioneer 1也包括adcmxl3021宽带宽、低噪声、三轴mems加速度计，将高性能和多种信号处理功能结合到一起，以简化cbm系统中的智能传感器节点开发。spi至rs-485/rs-422从机将adcmxl3021 spi输出通过10米电缆返回到主机控制器，以实施振动数据分析。spi至rs-485设计使用虚假电源100 µh电感和3.3 µf电容来最小化从机接口解决方案的尺寸，该方案的大小为26 mm × 28 mm（不包括接口连接器）。

图9.增加更多系统衰减，以支持更大的电感和电容滤波器。

图r 1基于状态监控的有线评估系统。

虚假电源线上的交流数据波形

图11和表4显示在spi主机和从机上，以及在rs-485/rs-422差分电压总线上测量的电压。这些电压使用图10中的示例应用设置测量。模拟信号1（黄色）和2（蓝色）是表示miso信号（紫色）的总线压差，在spi从机输出端测量。数字信号4（黄色）显示在主机控制器上采样的miso。spi主机上的miso信号与spi从机上的miso的极性和相位匹配，且无传播延迟。

表4.测量的示波器通道和信号

图11.在spi主机和从机上，以及在rs-422差分电压总线上测量的电压。

虚假电源线上的直流正确性

图12表示adcmxl3021正常模式，其中包括spi协议，该协议在miso上发送16位数据突波，之后空闲一段时间（最短16 µs），然后再发送另一个16位数据突波。

在虚假电源网络中，使用100 µh电感和3.3 µf电容：

◆在帧末尾(eof)，rs-485/rs-422总线电压衰减回到稳定的直流状态。

◆空闲期直流稳定状态要求差分电压rs-422 b-a >; 500 mv，用于反映adcmxl3021 miso高阻状态，以及确保adm4168e收发器输出上提供逻辑0。如图4中的滤波器电路所示，如果使用500 ω电阻，即可确保这个空闲状态的正确性。

◆下一个帧起始(sof)将从低电平正确瞬变到高电平，或者保持低电平，具体由adcmxl3021的miso数据输出决定。

◆空闲期rs-485/rs-422总线稳定状态不与spi sclk边缘对应，所以随机噪声不会影响这段时间内的spi miso数据采样。

在虚假电源网络中，使用1000 µh电感和4.7 µf电容：

◆adcmxl3021 miso输出之后依次出现eof、空闲期和sof，在空闲期，总线电压电平不会衰减回到500 mv最低直流稳定状态。可能出现一定的电压电平衰减，但不会衰减到500 mv。

图12.虚假电源线上的直流正确性。

有线评估解决方案

adi公司开发出pioneer 1有线系统评估解决方案，以支持adcmxl3021三轴mems加速度计。如维基百科指南所述，pioneer 1评估套件也可以利用扩展板，支持表5所示的mems器件。

表5.适用于mems传感器的有线评估解决方案

参考资料

1 richard anslow和dara o’sullivan。“为工业4.0启用可靠的基于状态的有线监控——第1部分。”adi公司，2019年7月。

2 “ieee 802.3bu-2016——ieee以太网标准——修正案8：单根平衡双绞线以太网由数据线供电(podl)的电线的物理层和管理参数。”ieee，2017年2月。

3 andy gardner。“podl：去耦网络演示。”凌力尔特，2014年5月。

4 andy gardner。“podl瞬时连接器和电缆短路。”凌力尔特，2014年9月。

以上是网络信息转载，信息真实性自行斟酌。