集成电路的发展目标已经由提升性能和集成度转变为降低功耗，其最有效的方法即降低工作电压。目前，互补金属氧化物半导体（cmos）集成电路（14/10纳米技术节点）工作电压已经降低到了0.7v，而金属氧化物半导体场效应晶体管中亚阈值摆幅（60毫伏/量级）的热激发限制导致其工作电压不能低于0.64v。因此，开发室温下亚阈值摆幅小于60毫伏/量级且开态电流大、性能稳定、制备简单的超低功耗晶体管，对于推动cmos技术发展，实现超低功耗的集成电路具有重要意义。
在国家重点研发计划“纳米科技”重点专项的支持下，北京大学张志勇教授、彭练矛教授课题组提出一种新型超低功耗的场效应晶体管，采用具有特定掺杂的石墨烯作为 “冷”电子源，用半导体碳纳米管作为有源沟道，采用高效率的顶栅结构，构建出狄拉克源场效应晶体管（ds-fet），实现了室温下40毫伏/量级左右的亚阈值摆幅。ds-fet具有优秀的可缩减性，当器件沟道长度缩至15nm时，仍可保持性能稳定。同时，ds-fet具有与金属氧化物半导体场效应晶体管相比拟的驱动电流，作为亚60毫伏/量级的关态和开态特性综合指标的关键参数i60=10μa/μm，是目前已发表的隧穿晶体管最佳性能的2000倍，完全达到了国际半导体发展路线图（itrs）对器件实用化的标准，能够满足未来超低功耗集成电路对晶体管的需要。
狄拉克源晶体管的发明突破了室温下亚阈值摆幅在热发射理论极限为60毫伏/量级的传统器件物理概念，同时保持普通晶体管的高性能器件结构，有望将集成电路的工作电压降低到0.5v及以下，为3nm以后技术节点的集成电路技术提供解决方案。该工作于6月14日在线发表在《科学》杂志上。
来源：科技部
以上是网络信息转载，信息真实性自行斟酌。
