左图：电路采用一块可预置数的4位2进制加/减cd40193作为核心控制器件，配合周围的ic2、ic3、dip1等外围元器件共同完成预置与控制功能。首先来了解一下cd40193,它的引脚图如图3，采用16脚dip16双列直插式封装。其特点是采用双时钟的逻辑结构，加减计数具有各自的时钟通道，计数方向由脉冲进入的通道来决定。采用8-4-2-1编码具有进位制输出qco和借位输出qbo。表1是功能表。如计数时cpd为高电平，时钟脉冲由cpu输入，在上升沿作用下计数器左增量计数；减计数时cpu位高电平，时钟脉冲由cpd进入在上升沿的作用下作减量计数。预置数时，只要在预置控制端pe和cr端加以低电平或负脉冲，即可将接在d1-d4上的预置数传送到各计数单元的输出端q1-q4。然后pe恢复高电平时，计数器可在预置数的基础上作加1或减 1计数。只要cr段为高电平或正脉冲，则q1-q4将全部输出为零。当加计数达到最大值（1111）且加计数输入端为地电平时，进位输出qco输出一负脉冲；同理，当减计数达到最大值（0000）时，且减计数输入端为低电平时，借位输出端qbo输出一负脉冲。本文应用了其反向原理。

左图中：dip1位小型拨码预置开关，接与ic1的四个预置端p0-p3用于对输出进行预置数，p0-p3接了四个上拉电阻。mr端通过一电阻接地，确定了电路不被清零。pl预置控制端接了一个由r9和c2共同组成的积分电路，用于在上电瞬间产生预置复位，同时外接an3用于手动复位。ic2a-ic2b组成约2hz的震荡电路，

用于产生计数脉冲。ic3a-ic3b组成通道选择电路，由于ic3的与非作用，平时9脚和6脚输出高电平计数器处于等待状态，不进行计数。ic2c输出为低电平，led不亮。当an1或an2任一按下时，ic3的9脚或6脚输出低电平，在脉冲结束时产生上升沿进行加减计数，同时ic2c输出位高电平点亮led发光闪烁，表示动作有效。ic3c、d5、d6、r8共同组成四输入端与非门用来钳位加计数最大值时继续操作而产生的循环效应（即最大值时再计数将返回到最小置，从而产生音量的大起大落）；同理，d1-d4、r7共同组成四输入端或门电路，用来钳位减计数最大值时继续操作而产生的循环效应。两个门电路分别作用于ic3a或ic3b。

左图是由lm358组成的两路对称的l/r放大器，结成单电源反向输入端放大器。由两个四路电子开关cd4066组成的增益调整电路，用来产生16种不同的电阻组合，与输入端电阻r11/r16进行比较产生增益的变化，从而产生音量的变化。本电位器的特点也在于此处。因该路的最大增益为1，输入阻抗有足够高，所以，几乎可对任何原有音量电位其进行代换，并且控制按钮可安排在原机器的任何位置，在调整过程中不会因引线过长产生噪音。

以上是网络信息转载，信息真实性自行斟酌。